Lo que dice la Wikipedia, que todos sabemos que es una fuente muy fiable
Parecía que para el chip de la 5090 iban a meter dos 5080 juntos, (hace mucho que se rumoreaba que iban a ser 2 integrados pegados) pero claro, las cifras no cuadran, el nº de GPC rumoreados desde hace mas de medio año 12 vs 7 no es el doble, ni el de los cudas 24576 vs 10752, y etc (TMU, ROPs, ...) y ahora vemos que tampoco la caché2.
En este caso la han recortado bestialmente 88 vs 64 MB. A pesar de tener mucho mas del doble de Cudas etc, solo tiene un 37% mas de memoria caché2. Gracias a eso ni siquiera llega a ser el doble de tamaño 744mm2 vs 377mm2. Han recortado en lo mas inútil para poder hacer un integrado mas pequeño, de "solo" 744 mm2 y poder meter mas núcleos. Ya podían haber hecho eso en todas.
Uno de esos trozos medirá 744/2= 372mm2 y tendrá 12.288 Cudas, 384 TMU, 192 ROP, 96 RT, y 384 Tensor, con sus 256bit a la ram. Cifras bastante mejores que el que van a poner de 5080, aunque estén agrupados en menos GPCs. ¿Los usarán para una futura 5080super?
¿O nos estarán dando datos erróneos los rumores? y simplemente la cantidad de caché2 está mal y el resto de las cifras están recortadas para poder aprovechar todos los chips defectuosos.??
¿Han diseñados 2 procesadores prácticamente iguales, uno de 10752 cudas y otro de 12288? , ¿o al final resulta que no son dos pegados y es monolítico de 744mm2 igual que lo fue Turing 2080Ti con sus 754mm2? esta última opción no creo que sea correcta.
Otra duda, ¿como de mal van a rendir esos 2 pegados en comparación con lo que hubiese sido si fuese todo de una pieza? La comunicación entre ellos, aunque sea buenisima algo de factura les pasará.